序号

变更项

变更前

变更后

1

第四章  用户需求四、货物清单4.2技术参数

4.2 完成具有Si_0.8Ge_0.2埋入式源漏的CMOS器件的典型电学性能评估，pFET器件I_dsat优于12吋55 nm CMOS Baseline，交付12吋晶圆2片，并提供技术报告。

4.2 完成具有Si_0.8Ge_0.2埋入式源漏的CMOS器件的典型电学性能评估，pFET器件I_dsat优于12吋55 nm CMOS Baseline（标准：V_g-V_th=0.6 V时pFET的I_dsat达到200 µA/µm)，交付12吋晶圆2片，并提供技术报告。

2

5.2 完成具有Si_0.65Ge_0.35埋入式源漏的CMOS器件的典型电学性能评估，pFET器件I_dsat与12吋55 nm CMOS Baseline相比提升40%以上，交付12吋晶圆2片，并提供技术报告。

5.2 完成具有Si_0.65Ge_0.35埋入式源漏的CMOS器件的典型电学性能评估，pFET器件I_dsat与12吋55 nm CMOS Baseline(标准：V_g-V_th=0.6 V时pFET的I_dsat达到200 µA/µm)相比提升40%以上，交付12吋晶圆2片，并提供技术报告。

3

6.2 完成具有Si_0.5Ge_0.5埋入式源漏的CMOS器件的典型电学性能评估，pFET器件I_dsat与12吋 55 nm CMOS Baseline相比提升75%以上，交付12吋晶圆2片，并提供技术报告。

6.2 完成具有Si_0.5Ge_0.5埋入式源漏的CMOS器件的典型电学性能评估，pFET器件I_dsat与12吋 55 nm CMOS Baseline(标准：V_g-V_th=0.6 V时pFET的I_dsat达到200 µA/µm)相比提升75%以上，交付12吋晶圆2片，并提供技术报告。

4

第四章  用户需求五、其他要求交付要求

1.交付样片：提供符合上述技术指标的12英寸晶圆，结构片共计150片，CMOS器件流片晶圆共计6片。

2.测试报告：提供6片CMOS器件流片晶圆对应的测试结果及测试报告（含材料表征与器件性能测试）。

3.技术文档：提交《硅锗埋入式源漏制造技术文档》、《硅锗埋入式源漏制造工艺集成与封装规范》等技术文档。

4.提供流片过程中的关键工艺参数（FDC）监控记录。

1.交付样片：提供符合上述技术指标的12英寸晶圆，结构片共计150片，CMOS器件流片晶圆共计6片。

2.技术报告：提供6片CMOS器件流片晶圆对应的技术报告。